Fotónica integrada · Artículo 08

El ecosistema completo

Un chip fotónico necesita fuente de luz, modulación, filtrado, detección y conexión al mundo exterior. Aquí ensamblamos todas las piezas y conectamos con las foundries que las fabrican.

En los artículos anteriores construimos el chip pieza a pieza: guías (01–02), anillos resonadores (03–05), acopladores (06) y moduladores (07). Pero faltan tres cosas sin las cuales el chip no funciona: una fuente de luz, un detector y una forma de conectar el chip con la fibra óptica. En este artículo completamos el ecosistema y miramos cómo se fabrica, se empaqueta y se usa en el mundo real.

La pieza que falta: fuentes de luz

Silicio tiene un gap indirecto — la recombinación electrón-hueco no produce luz eficientemente. Después de décadas de intentos, no existe un láser de silicio práctico. Solución: traer la luz de fuera.

Fotodetectores de germanio

Silicio es transparente a 1310 y 1550 nm — mal para detectar, excelente para transportar. El germanio epitaxial resuelve el problema: Ge tiene absorción fuerte hasta ~1600 nm y se puede crecer directamente sobre Si.

Un fotodiodo p-i-n de Ge sobre Si tiene:

El fotodetector se integra al final de la guía: la luz del modo de silicio se acopla evanescentemente al Ge depositado encima, donde se absorbe en unas pocas micras.

Acoplamiento fibra-chip

El modo de una fibra monomodo tiene ~10 μm de diámetro. El modo de una guía SOI tiene ~500 × 220 nm. La relación de tamaños es ~20:1 en cada dimensión — un desajuste de ~400:1 en área. Acoplar eficientemente entre ambos es uno de los problemas más difíciles de la fotónica integrada. Dos soluciones dominan:

Grating coupler

Un grating coupler es una red de difracción periódica grabada en la superficie de la guía. La condición de difracción:

neff−λΛ=ncladsin⁡θn_{\text{eff}} - \frac{\lambda}{\Lambda} = n_{\text{clad}} \sin\theta

donde Λ\Lambda es el periodo del grating y θ\theta el ángulo de la fibra respecto a la vertical. Típico en SOI: Λ≈630\Lambda \approx 630 nm, θ≈10°\theta \approx 10°.

Ventajas: acopla luz desde arriba del chip (acceso por la superficie), permite test en oblea antes de cortar y empaquetar, posición flexible en el chip.

Limitaciones: pérdida de 1–3 dB (la difracción hacia abajo se pierde si no hay reflector), ancho de banda ~30–40 nm (determinado por la dispersión del grating), sensibilidad al ángulo y la polarización.

Edge coupler

El edge coupler acopla la luz por el borde del chip. La guía se estrecha progresivamente en un spot-size converter (taper invertido): al reducir el ancho de la guía de ~500 nm a ~80 nm, el modo se desconfina y se expande al revestimiento, creciendo hasta ~3–5 μm — compatible con una fibra de punta lensada.

Ventajas: menor pérdida (< 1 dB con diseño optimizado), ancho de banda >100 nm (sin mecanismo difractivo), insensible a la polarización.

Limitaciones: requiere acceso por el borde del chip (hay que cortar y pulir la faceta), no permite test en oblea.

Periodo del grating coupler

La condición de fase para difracción constructiva hacia el orden m=1m = 1:

β−2πΛ=k0ncladsin⁡θ\beta - \frac{2\pi}{\Lambda} = k_0 n_{\text{clad}} \sin\theta

Con β=2πneff/λ\beta = 2\pi n_{\text{eff}}/\lambda:

Λ=λneff−ncladsin⁡θ\Lambda = \frac{\lambda}{n_{\text{eff}} - n_{\text{clad}}\sin\theta}

Para SOI a 1550 nm con neff≈2.8n_{\text{eff}} \approx 2.8 (modo promedio del grating parcialmente grabado), nclad=1.45n_{\text{clad}} = 1.45 (SiO₂) y θ=10°\theta = 10°:

Λ=15502.8−1.45×0.174=15502.548≈608 nm\Lambda = \frac{1550}{2.8 - 1.45 \times 0.174} = \frac{1550}{2.548} \approx 608 \text{ nm}

En la práctica, ~630 nm con un duty cycle del 50% y grabado parcial de ~70 nm. La anchura del grating (~10 × 10 μm²) debe coincidir con el modo de la fibra para maximizar la eficiencia de overlap.

Grating coupler: eficiencia vs λ
θ = arcsin(n_eff − λ/Λ). Grabado más profundo → mayor ancho de banda pero menor eficiencia pico.

Empaquetado y test

El empaquetado (packaging) es a menudo el cuello de botella en coste: puede ser el 50–80% del coste total del transceptor. Incluye:

Foundries y PDKs

La fotónica integrada en silicio se fabrica en foundries de semiconductores, con procesos compartidos con la electrónica CMOS:

Cada foundry proporciona un PDK (Process Design Kit): una biblioteca de componentes verificados — guías, curvas, acopladores, moduladores, detectores — con modelos de simulación calibrados. Diseñas tu circuito ensamblando bloques del PDK, simulas, y envías el layout a la foundry. El mismo flujo que en electrónica CMOS.

Aplicaciones

La fotónica integrada ya está en producción en varias industrias:

El módulo completo

Recapitulemos el camino recorrido en estos 8 artículos:

El mensaje central del módulo: la fotónica integrada no es una tecnología del futuro — está en producción masiva, en las foundries de semiconductores que fabrican tus chips electrónicos, usando los mismos procesos de litografía, y mueve el tráfico de datos del mundo. Si entiendes guías de onda (M04), láseres (M05) y óptica no lineal (M06), ya tienes la física. Lo que añade la fotónica integrada es la ingeniería para ponerlo todo en un chip de 5 mm.

Ejercicios

Ejercicio 1

Un grating coupler en SOI tiene neff=2.75n_{\text{eff}} = 2.75 y nclad=1.0n_{\text{clad}} = 1.0 (aire). Si el periodo es Λ=630\Lambda = 630 nm, ¿a qué ángulo θ\theta se acopla la luz a 1550 nm? ¿Y a 1310 nm (con neff=2.90n_{\text{eff}} = 2.90)?

Solución

A 1550 nm: sin⁡θ=neff−λ/Λ=2.75−1550/630=2.75−2.46=0.29\sin\theta = n_{\text{eff}} - \lambda/\Lambda = 2.75 - 1550/630 = 2.75 - 2.46 = 0.29. θ=arcsin⁡(0.29)≈16.9°\theta = \arcsin(0.29) \approx 16.9°.

A 1310 nm: sin⁡θ=2.90−1310/630=2.90−2.08=0.82\sin\theta = 2.90 - 1310/630 = 2.90 - 2.08 = 0.82. θ=arcsin⁡(0.82)≈55°\theta = \arcsin(0.82) \approx 55°. Un ángulo tan grande es impráctico — este grating está diseñado para 1550 nm. Para 1310 nm hay que cambiar Λ\Lambda.

Ejercicio 2

Un fotodiodo Ge-on-Si tiene responsividad R=0.9\mathcal{R} = 0.9 A/W, corriente oscura Id=5I_d = 5 nA y ancho de banda de 50 GHz. Si la potencia óptica incidente es P=−10P = -10 dBm, calcula la fotocorriente y la SNR (shot noise limited): SNR=Iph2/(2qIphB)\text{SNR} = I_{\text{ph}}^2 / (2qI_{\text{ph}}B).

Solución

P=10−10/10=0.1P = 10^{-10/10} = 0.1 mW = 100 μW. Iph=0.9×100=90I_{\text{ph}} = 0.9 \times 100 = 90 μA.

SNR=(90×10−6)2/(2×1.6×10−19×90×10−6×50×109)\text{SNR} = (90 \times 10^{-6})^2 / (2 \times 1.6 \times 10^{-19} \times 90 \times 10^{-6} \times 50 \times 10^9).

=8.1×10−9/(1.44×10−12)≈5625= 8.1 \times 10^{-9} / (1.44 \times 10^{-12}) \approx 5625. En dB: 10log⁡10(5625)≈37.510\log_{10}(5625) \approx 37.5 dB. Excelente para PAM-4 (que necesita ~20 dB de SNR). En la práctica, el ruido térmico del TIA reduce la SNR a ~25–30 dB.

Ejercicio 3

Diseña (a nivel de bloques) un transceptor WDM de 4 canales a 100G por canal (400G total) usando los componentes de este módulo. Lista los componentes necesarios en el transmisor y en el receptor, y estima el área total del PIC si cada componente tiene el tamaño típico del módulo.

Solución

Transmisor: 4 láseres externos (DFB) o 1 con distribución en chip, 4 moduladores MZM (o anillos), 1 multiplexor (4 add-drops o AWG), 1 edge coupler o grating coupler de salida.

Receptor: 1 grating/edge coupler de entrada, 1 demultiplexor (4 add-drops), 4 fotodiodos Ge, 4 TIAs (electrónica, fuera del PIC o co-integrados).

Área estimada: 4 MZM × 0.5 × 4 mm = 8 mm². Demux + mux: ~0.2 mm². Fotodiodos: despreciable (~40 × 40 μm cada uno). Guías de conexión: ~0.5 mm². Total PIC: ~9–10 mm² ≈ chip de 3 × 3 mm. Con moduladores de anillo: ~1–2 mm² total. Los ahorros en área del anillo son enormes, pero a costa de control térmico.